Computer & RF Technology

HF受信機用フィルタバンクを試作してみる

サンプリング方式のソフトウェア受信機では、エイリアスが生じるのを防ぐためにフィルタが必須です。地味にインターフェース誌に掲載しているダイレクトサンプリング受信機では、7MHzのモノバンドのフィルタを用いていました。このフィルタを複数用意して切り替えるようにすれば広帯域化が計れます。その試みとしてフィルタバンクを試作してみました。

フィルタの形式は、チップインダクタとチップコンデンサを使用した5次チェビシェフにしてみました。回路はこんな感じになります。

image

シミュレーションソフトウェアAnsoft Designer SVで、所与の要件を入れてフィルタを生成させます。生成された回路定数を、入手し易い定数に変えてシミュレーションした結果こんな感じになりました。6M〜12MHzのBPFです。定数は後述の表に示します。

image

実際にフィルタを組んでみました。基板は、4つのフィルタを切り替えられるものを試作したものを使います。

写真

計測してみたところこんな特性となりました。かなりシミュレーションに近いです。

image

こんな感じで、1M〜24MHzまでを6MHz毎に4つに区切ってフィルタ定数を決めてみました。部品の品種が減るよう調整しています。

なぜ6MHzかというとサンプリングレートが12MHzなので、ナイキストゾーンの区切りはその半分、すなわち6MHzの整数倍となるからです。

image

これらのフィルタを切り替えるために、SP4T (Single Pole 4 Throws)のアナログスイッチを2個内蔵したTS3A5017を使ってみました。ON抵抗が少なく、HFで使うなら下のグラフのようにアイソレーションもそれなりに取れます(データシートから抜粋)。

image

image

これらのフィルタを切り替えながら測定してみたところこんな感じになりました。縦軸は減衰量(dB)、横軸は周波数(MHz)です。グラフはいつものIPython notebookでの描画です。

image

6-12MHz,12-18MHzはまぁまぁの特性かと思いますが、1-6MHzのフィルタはロスは少ないのですが特性が波うっています。一方18M〜24MHzのフィルタは減衰量が大きめです。これは6MHz固定という条件では相対的な帯域が狭くなることが原因です。チップインダクタの品種によって差があるのではないかと思っているのですが、もう少し最適な条件を検討する余地がありそうです。

それぞれのバンドの区切り部分も、特性が甘く少し減衰量が大きめです。それと、遮断域に少し跳ね返りが見えますが、これは同じチップで入出力を切り替えていますので、そのレイアウトに依るものと思います。60dB以上減衰があるので、実用上は問題無いと思われます。

ダイレクトサンプリング受信機のフロントエンドにするつもりで、基板にはVGA(Variable Gain Amplifier)を載せられるようにしています。このVGAは、アッテネータにもなるものです。最終的には差動信号に変換してADCに入れる想定です。

冒頭の写真ではテストのためArduino互換のPro Microを接続して制御しています。またフィルタ単体で試すためコネクタを追加しています。基板を黄色いレジストに黒シルクで製造してみましたが、かなり雰囲気が違います。

一つ残念なことは、VGAのゲインを制御するDACまわりの配線にミスがありました。一応リワークはしてみましたが、(やる気の問題により)ちょっと放置になっています。折をみて仕上げたいと思います。

リファレンス

comments powered by Disqus